Über diesen Kurs

47.025 kürzliche Aufrufe
Flexible Fristen
Setzen Sie Fristen gemäß Ihrem Zeitplan zurück.
Zertifikat zur Vorlage
Erhalten Sie nach Abschluss ein Zertifikat
100 % online
Beginnen Sie sofort und lernen Sie in Ihrem eigenen Tempo.
Stufe „Mittel“
Ca. 36 Stunden zum Abschließen
Englisch

Kompetenzen, die Sie erwerben

Writing Code in VerilogSimulating FPGA DesignsDesigning FPGA LogicDesigning Test BenchesWriting code in VHDL
Flexible Fristen
Setzen Sie Fristen gemäß Ihrem Zeitplan zurück.
Zertifikat zur Vorlage
Erhalten Sie nach Abschluss ein Zertifikat
100 % online
Beginnen Sie sofort und lernen Sie in Ihrem eigenen Tempo.
Stufe „Mittel“
Ca. 36 Stunden zum Abschließen
Englisch

von

Placeholder

University of Colorado Boulder

Beginnen Sie damit, auf Ihren Master-Abschluss hinzuarbeiten.

Dieses Kurs ist Teil des reinen Onlineabschlusses Master of Science in Electrical Engineering von University of Colorado Boulder. Wenn Sie in das komplette Programm aufgenommen werden, werden Ihre Kurse auf Ihren Abschluss angerechnet.

Lehrplan - Was Sie in diesem Kurs lernen werden

InhaltsbewertungThumbs Up85%(1,160 Bewertungen)Info
Woche
1

Woche 1

8 Stunden zum Abschließen

Basics of VHDL

8 Stunden zum Abschließen
10 Videos (Gesamt 48 min), 3 Lektüren, 6 Quiz
Woche
2

Woche 2

12 Stunden zum Abschließen

VHDL Logic Design Techniques

12 Stunden zum Abschließen
10 Videos (Gesamt 52 min), 2 Lektüren, 6 Quiz
Woche
3

Woche 3

7 Stunden zum Abschließen

Basics of Verilog

7 Stunden zum Abschließen
9 Videos (Gesamt 92 min), 2 Lektüren, 6 Quiz
Woche
4

Woche 4

10 Stunden zum Abschließen

Verilog and System Verilog Design Techniques

10 Stunden zum Abschließen
10 Videos (Gesamt 48 min), 2 Lektüren, 6 Quiz

Bewertungen

Top-Bewertungen von HARDWARE DESCRIPTION LANGUAGES FOR FPGA DESIGN

Alle Bewertungen anzeigen

Über den Spezialisierung FPGA Design for Embedded Systems

FPGA Design for Embedded Systems

Häufig gestellte Fragen

Haben Sie weitere Fragen? Besuchen Sie das Hilfe-Center für Teiln..