Dieser Kurs ist Teil der Spezialisierung Spezialisierung FPGA Design for Embedded Systems

4.4
Sterne
469 Bewertungen

83 %

Timothy Scherr +1 weiterer Dozent

24.904 bereits angemeldet

von

Teil des Abschlusses Master of Science in Electrical Engineering

Mehr erfahren

Spezialisierung FPGA Design for Embedded SystemsUniversity of Colorado Boulder

Über diesen Kurs

40.078 kürzliche Aufrufe

This course can also be taken for academic credit as ECEA 5361, part of CU Boulder’s Master of Science in Electrical Engineering degree.
Hardware Description Languages for Logic Design enables students to design circuits using VHDL and Verilog, the most widespread design methods for FPGA Design.   It uses natural learning processes to make learning the languages easy.  Simple first examples are presented, then language rules and syntax, followed by more complex examples, and then finally use of test bench simulations to verify correctness of the designs.  Lecture presentations are reinforced by many programming example problems so that skill in the languages is obtained.  After completing this course, each student will have fundamental proficiency in both languages, and more importantly enough knowledge to continue learning and gaining expertise in Verilog and VHDL on their own.

Flexible Fristen

Setzen Sie Fristen gemäß Ihrem Zeitplan zurück.

Zertifikat zur Vorlage

Erhalten Sie nach Abschluss ein Zertifikat

100 % online

Beginnen Sie sofort und lernen Sie in Ihrem eigenen Tempo.

Kurs 2 von 4 in

Spezialisierung FPGA Design for Embedded Systems

Stufe „Mittel“

Ca. 36 Stunden zum Abschließen

Englisch

Untertitel: Arabischer Raum, Französisch, Portugiesisch (europäisch), Italienisch, Vietnamesisch, Deutsch, Russisch, Englisch, Spanisch

Kompetenzen, die Sie erwerben

Writing Code in Verilog
Simulating FPGA Designs
Designing FPGA Logic
Designing Test Benches
Writing code in VHDL

Flexible Fristen

Setzen Sie Fristen gemäß Ihrem Zeitplan zurück.

Zertifikat zur Vorlage

Erhalten Sie nach Abschluss ein Zertifikat

100 % online

Beginnen Sie sofort und lernen Sie in Ihrem eigenen Tempo.

Kurs 2 von 4 in

Spezialisierung FPGA Design for Embedded Systems

Stufe „Mittel“

Ca. 36 Stunden zum Abschließen

Englisch

Untertitel: Arabischer Raum, Französisch, Portugiesisch (europäisch), Italienisch, Vietnamesisch, Deutsch, Russisch, Englisch, Spanisch

Dozenten

Dozentenbewertung

4,25/5 (186 Bewertungen)

Timothy Scherr

Senior Instructor and Professor of Engineering Practice

Electrical, Computer, and Energy Engineering

77.254 Lernende

5 Kurse

Benjamin Spriggs

Lecturer and Scholar of Engineering Practice

Electrical, Computer, and Energy Engineering

24.904 Lernende

1 Kurse

von

University of Colorado Boulder

CU-Boulder is a dynamic community of scholars and learners on one of the most spectacular college campuses in the country. As one of 34 U.S. public institutions in the prestigious Association of American Universities (AAU), we have a proud tradition of academic excellence, with five Nobel laureates and more than 50 members of prestigious academic academies.

Beginnen Sie damit, auf Ihren Master-Abschluss hinzuarbeiten.

Dieses Kurs ist Teil des reinen Onlineabschlusses Master of Science in Electrical Engineering von University of Colorado Boulder. Wenn Sie in das komplette Programm aufgenommen werden, werden Ihre Kurse auf Ihren Abschluss angerechnet.

Mehr erfahren

Lehrplan - Was Sie in diesem Kurs lernen werden

Inhaltsbewertung83%(1,314 Bewertungen)

Woche

Woche 1

8 Stunden zum Abschließen

Basics of VHDL

This module introduces the basics of the VHDL language for logic design. It describes the use of VHDL as a design entry method for logic design in FPGAs and ASICs. To provide context, it shows where VHDL is used in the FPGA design flow. Then a simple example, a 4-bit comparator, is used as a first phrase in the language. VHDL rules and syntax are explained, along with statements, identifiers and keywords. Finally, use of simulation as a means of testing VHDL circuit designs is demonstrated using ModelSim, a simulator software tool. Programming assignments are used to develop skills and reinforce the concepts presented.

8 Stunden zum Abschließen

10 Videos (Gesamt 48 min), 3 Lektüren, 6 Quiz

10 Videos

Introduction to Hardware Description Languages for FPGA Design4m

Why Learn VHDL?1m

FPGA Design Flow3m

Intro to VHDL: Finite State Machine3m

How to speak VHDL, first phrases6m

VHDL Assignments, Operators, Types3m

VHDL Rules and Syntax, Interface Ports3m

VHDL in ModelSim: Download and Install3m

VHDL in ModelSim: Adding to your Toolkit6m

Submitting VHDL Programming Assignments11m

3 Lektüren

Hardware Description Languages for FPGA Design Assessment Strategy10m

Misson 2-001: Week 1 Readings2h

Files for Week 1 Programming Assignments10m

2 praktische Übungen

VHDL Find the Code Errors30m

Module 1 Quiz30m

Woche

Woche 2

12 Stunden zum Abschließen

VHDL Logic Design Techniques

In this module use of the VHDL language to perform logic design is explored further. Many examples of combinatorial and synchronous logic circuits are presented and explained, including flip-flops, counters, registers, memories, tri-state buffers and finite state machines. Methods of hierarchical design and modular design techniques are explained and demonstrated. How to create test benches is described as a means for design verification. Students are giving ample opportunity to practice and refined their design technique using the programming assignments.

12 Stunden zum Abschließen

10 Videos (Gesamt 52 min), 2 Lektüren, 6 Quiz

10 Videos

Learning to speak VHDL (Intro)1m

Combinatorial Circuits4m

Synchronous Logic: Latches and Flip Flops4m

Synchronous Logic: Counters and Registers6m

Buses and Tristate Buffers3m

Modular Designs: Components, Generate and Loops in VHDL3m

Test Benches in VHDL: Combinatorial8m

Test Benches in VHDL: Synchronous5m

Memory in VHDL7m

Finite State Machines in VHDL8m

2 Lektüren

Week 2 Readings2h

Files for Week 2 Programming Assignments10m

1 praktische Übung

Module 2 Quiz30m

Woche

Woche 3

7 Stunden zum Abschließen

Basics of Verilog

This module introduces the basics of the Verilog language for logic design. It describes the use of Verilog as a design entry method for logic design in FPGAs and ASICs, including the history of Verilog's development. Then a simple example, a 4-bit comparator, is used as a first phrase in the language. Verilog rules and syntax are explained, along with statements, operators and keywords. Finally, use of simulation as a means of testing Verilog circuit designs is demonstrated using ModelSim, a simulator tool. Programming assignments are used to develop skills and reinforce the concepts presented.

7 Stunden zum Abschließen

9 Videos (Gesamt 92 min), 2 Lektüren, 6 Quiz

9 Videos

Verilog for fun and profit (intro)3m

Your First Verilog phrase11m

Verilog Rules and Syntax; Keywords and Identifiers; Sigasi/Quartus editing12m

Verilog Statements and Operators16m

Verilog Modules, Port Modes and Data Types10m

Verilog Structure10m

Testing with ModelSim5m

Verilog Evaluation11m

Submitting Verilog Programming Assignments10m

2 Lektüren

Week 3 Readings1h 10m

Files for Week 3 Programming Assignments10m

2 praktische Übungen

Verilog Find the Errors20m

Module 3 Quiz30m

Woche

Woche 4

10 Stunden zum Abschließen

Verilog and System Verilog Design Techniques

In this module use of the Verilog language to perform logic design is explored further. Many examples of combinatorial and synchronous logic circuits are presented and explained, including flip-flops, counters, registers, memories, tri-state buffers and finite state machines. Methods of hierarchical design and modular design techniques are explained and demonstrated. How to create test benches is described as a means for design verification. Students are giving ample opportunity to practice and refined their design technique by writing code as required by the programming assignments.

10 Stunden zum Abschließen

10 Videos (Gesamt 48 min), 2 Lektüren, 6 Quiz

10 Videos

Learning to speak Verilog (intro)3m

Combinatorial Circuits5m

Synchronous Logic: Latches and Flip Flops3m

Synchronous Logic: Counters and Registers5m

Buses and Tristate Buffers3m

Modular Design in Verilog3m

Testbenches in Verilog7m

Testbenches in Verilog II2m

Memory with Verilog4m

Verilog Finite State Machines7m

2 Lektüren

Week 4 Readings15m

Files for Week 4 Programming Assignments10m

1 praktische Übung

Module 4 Quiz30m

Bewertungen

4.4

131 Bewertungen

5 stars
58,52 %
4 stars
28,42 %
3 stars
6,94 %
2 stars
2,94 %
1 star
3,15 %

Top-Bewertungen von HARDWARE DESCRIPTION LANGUAGES FOR FPGA DESIGN

von JP6. Okt. 2020

I think this is a good start in learning how to write VHDL and Verilog.

I would like to see a next level course or recommendations for further writing code.

von AS6. Mai 2020

FIFO assignments in both Verilog and VHDL should define purpose of all the internal nets and registers listed in the problem.

von GM26. Aug. 2021

Excellent course! A broad review of several topics! Great videos and great assignments! I have been loving this specialization!

von JA26. Sep. 2020

Very good training, it has been helped me to learn about VHDL and Verilog HD Languages, which are the two more important languages for FPGA.

Alle Bewertungen anzeigen

Über den Spezialisierung FPGA Design for Embedded Systems

The objective of this course is to acquire proficiency with Field Programmable Gate Arrays (FPGA)s for the purpose of creating prototypes or products for a variety of applications. Although FPGA design can be a complex topic, we will introduce it so that, with a little bit of effort, the basic concepts will be easily learned, while also providing a challenge for the more experienced designer. We will explore complexities, capabilities and trends of Field Programmable Gate Arrays (FPGA) and Complex Programmable Logic Devices (CPLD). Conception, design, implementation, and debugging skills will be practiced. We will learn specifics around embedded IP and processor cores, including tradeoffs between implementing versus acquiring IP. Projects will involve the latest software and FPGA development tools and hardware platforms to help develop a broad perspective of the capabilities of various Programmable SoC solutions. Topics include:

Verilog, VHDL, and RTL design for FPGA and CPLD architectures FPGA development tools flow: specify, synthesize, simulate, compile, program and debug Configurable embedded processors and embedded software Use of soft-core and hard-core processors and OS options FPGA System engineering, software-hardware integration, and testing IP development and incorporating 3rd-party IP The capstone course will give the learner the opportunity to practice and implement the concepts covered by building FPGA systems based on low cost evaluation boards.

Häufig gestellte Fragen

Wann erhalte ich Zugang zu den Vorträgen und Aufgaben?
Der Zugang zu Vorlesungen und Aufgaben hängt von der Art Ihrer Anmeldung ab. Wenn Sie einen Kurs im Gastmodus belegen, können Sie die meisten Kursmaterialien kostenlos einsehen. Um auf benotete Aufgaben zuzugreifen und ein Zertifikat zu erhalten, müssen Sie während oder nach Ihrer Gastphase das Zertifikat erwerben. Wenn Sie die Gastoption nicht sehen:
Der Kurs bietet möglicherweise keine Gastoption an. Sie können stattdessen eine kostenlose Testversion ausprobieren oder finanzielle Unterstützung beantragen.
Der Kurs kann stattdessen "Vollständiger Kurs ohne Zertifikat" anbieten. Mit dieser Option können Sie alle Kursmaterialien einsehen, die erforderlichen Aufgaben einreichen und eine Endnote erhalten. Dies bedeutet auch, dass Sie kein Zertifikat erwerben können.
Was bekomme ich, wenn ich diese Spezialisierung abonniere?
Wenn Sie sich für den Kurs anmelden, erhalten Sie Zugriff auf alle Kurse der Spezialisierung und Sie erhalten nach Abschluss aller Arbeiten ein Zertifikat. Ihr elektronisches Zertifikat wird zu Ihrer Seite „Errungenschaften“ hinzugefügt – von dort können Sie Ihr Zertifikat ausdrucken oder es zu Ihrem LinkedIn Profil hinzufügen. Wenn Sie nur lesen und den Inhalt des Kurses anzeigen möchten, können Sie kostenlos als Gast an dem Kurs teilnehmen.
Ist finanzielle Unterstützung möglich?
Ja. Für ausgewählte Lernprogramme können Sie finanzielle Unterstützung oder ein Stipendium beantragen, wenn Sie sich die Anmeldegebühr nicht leisten können. Wenn für das von Ihnen gewählte Lernprogramm finanzielle Unterstützung oder ein Stipendium verfügbar ist, wird auf der Beschreibungsseite ein Link zu einem solchen Antrag angezeigt.

Haben Sie weitere Fragen? Besuchen Sie das Learner Help Center.

Hardware Description Languages for FPGA Design

Über diesen Kurs

Kompetenzen, die Sie erwerben